第三章组合逻辑电路 数字电子技术 第三章组合逻辑电路 范立安 戴红艳 恩利 刘明丹 中国水利水电出版社 第三章组合逻辑电路 第三章组合逻辑电路 组合逻辑电路的分析方法 组合逻辑电路的设计方法 几种常用的方法常用的组合逻辑电路 组合逻辑电路中的竞争冒险现象 第三章组合逻辑电路 组合逻辑电路的分析方法 数字电路分类：组合逻辑电路和时序逻辑电路。 组合电路逻辑的功能特点：任意时刻的输出仅取决于当时的输入，与施加信号之前电路的原始状态无关； 时序电路逻辑的功能特点：任意时刻的输出不仅取决于当时的输入，而且与信号无关，而与动作前电路的原始状态有关。 图 3-1 输入输出组合逻辑电路框图 第 3 章 组合逻辑电路 图 3-1 中输出变量与输入变量之间的关系可以表示为： 组合电路的分析步骤： 1. 由已知的逻辑图，写出相应的逻辑函数表达式； 2、简化函数表达； 3. 根据简化的函数表达式列出真值表，找出其逻辑函数。 第三章组合逻辑电路 【例3-1】试分析图3-3所示电路的逻辑功能，并指出该电路的用途。 图 3-2 例 3-1 的逻辑图 第三章组合逻辑电路 解法： 1. 由逻辑图写出函数式： 2. 化简： 3. 列出真值表： 第三章组合逻辑电路 组合逻辑电路设计方法组合电路的设计分为：SSI设计和MSI设计。 SSI设计的基本单元电路是门电路，MSI设计的基本单元电路是中等规模集成电路。

组合电路的设计步骤： 1、进行逻辑抽象； 2、编写逻辑函数表达式； 3. 选择设计中使用的器件类型； 4、简化或改造； 5. 绘制逻辑图。 第3章组合逻辑电路 【例3-2】设计一个三变量多数表决电路。 当两个或多个输入变量一致时，该提案被批准； 否则，该提案不获批准。 解答： 1、进行逻辑抽象：第三章组合逻辑电路 2、写出逻辑函数表达式： 3、选择器件类型，设计小型集成电路。 4.化简： 5.画逻辑图： 第三章组合逻辑电路几种常用的组合逻辑电路编码器编码器是一种能够实现编码功能的电路。 1 二进制编码器 1) 二进制普通编码器 图 3-3 3 位二进制普通编码器逻辑图 第三章 组合逻辑电路 逻辑功能：将被编程为 000 代码，将被编程为 001 代码，...等等，将被编程为111代码。 表 3-3 3 位二进制普通编码器真值表 第三章 组合逻辑电路 2) 二进制优先编码器 图 3-4 3 位二进制优先编码器逻辑图 第三章 组合逻辑电路 表 3-4 3 二进制真值表优先级编码器 第三章组合逻辑电路 【例3-3】 用两块芯片实现16线4线优先级编码器，将~16个低电平信号编入代码1111~0000。

请求具有最高优先级。 解：第三章组合逻辑电路译码器译码器是能够实现译码功能的电路。 1. 二进制译码器 1) 译码器 图 3-5 中型集成 3 位二进制译码器 第三章组合逻辑电路 此时控制端有效，输出函数表达式为： 第三章组合逻辑电路 表 3- 5 中型集成 3 线至 8 线译码器真值表 第三章 组合逻辑电路 【例 3-4】 用两块芯片实现 4 线至 16 线译码器，需要 4 位二进制码0000~1111 分别转化为16个低电平信号。 解：第三章组合逻辑电路 2) 使用以下步骤实现多输出逻辑函数： a) 将要求的函数表示为最小项和的形式，并转换为 NAND-NAND 形式； b) 画出逻辑图。 [例 3-5] 多输出逻辑函数的试实现：第 3 章 组合逻辑电路解法： a) 将所求函数表示为最小项和的形式：转换为 NAND-NAND 形式： 第 3 章3 组合逻辑电路 b) 画出逻辑图： 第三章组合逻辑电路 2. 显示译码器 显示译码器：用于驱动显示器的译码器。 七段半导体数码管由七段独立的发光二极管组成。 通过这七段独立的发光二极管的不同发光组合，可以显示从0到9的十个不同的数字。 (a)外形图 (b)共阴极 (c)共阳极 图 3-6 半导体数码管 第三章组合逻辑电路 表 3-6 七段显译码器真值表 第三章 组合逻辑电路写函数 公式： 化简： 第三章组合逻辑电路 图 3-7 七段显译码器 7448 逻辑图 第三章 组合逻辑电路采用七段显译码器7448直接驱动共阴极七段半导体数码管 驱动电路： 图3-8 七段显译码驱动电路 第三章 组合逻辑电路：称为灯测试输入端并且在低电平有效。

=0时，数码管显示数字8，表示数码管正常工作； 否则数码管无法正常显示。 当数码管正常显示时，该端子应接高电平。 ：称为灭零输入端子。 低电平有效，用于消除无效零。 ：称为消隐输入/归零输出端，均低电平有效。 第三章组合逻辑电路 【例3-6】设计一个带过零控制的10位数字显示系统，要求小数点后保留一位有效数字。 解：第三章组合逻辑电路数据选择器数据选择器：是能够根据给定地址从一组数据中选择某一数据的电路。 1、双四选一数据选择器 图 3-9 双四选一数据选择器逻辑图 第三章 组合逻辑电路 当 =0 时，即控制端有效时，实现数据选择功能，且输出逻辑函数公式为： 表 3 -7 双四选一数据选择器真值表 第三章组合逻辑电路 第三章组合逻辑电路 2. 八选一数据选择器 图 3-9 八选一逻辑图一对一数据选择器 第三章组合 逻辑电路的功能公式： 表3-8 八对一数据选择器真值表 第三章组合逻辑电路 3. 利用数据选择器实现逻辑功能的步骤： 1) 变换。 2）画出逻辑图。 [示例 3-8] 使用四个数据选择器之一实现该函数。 解： 1）变换：四选一数据选择器的输出函数式为： Let，代入函数式求得： 第三章组合逻辑电路 Let 所以可得： 2）画出逻辑图：第三章组合逻辑电路 加法器半加：直接将两个二进制数相加，不考虑进位。

全加：考虑低位进位，将两个一位二进制数与低位进位相加。 1、一位半加法器 表 3-9 一位半加法器真值表 第三章组合逻辑电路 从表 3-14 可以得出相应的逻辑函数公式示意图： 图 3-10 一位半加法器 一位半加法器逻辑图 第三章 组合逻辑电路 一位半加法器的逻辑符号： 图 3-11 逻辑符号一位半加法器的原理 2. 一位全加器 表 3-10 一位全加器真值表 第三章 组合逻辑电路的简化功能公式为： 画出逻辑图： 图 3-34一位双全加器的 1/2 逻辑 图 第三章组合逻辑电路 一位全加器的逻辑符号： 图 3-12 一位全加器的逻辑符号 3. 串行进位加法器 图 3- 13 四位串行进位加法器逻辑图 第三章组合逻辑电路 数值比较器 数值比较器：能够实现两个二进制数比较功能的电路。 1、一位数值比较器 表 3-11 一位数值比较器真值表 写出函数式： 第三章组合逻辑电路 画出逻辑图： 图 3-14 一位数值比较器逻辑图 第三章组合逻辑电路 2. 4 位数值比较器 图 3-15 4 位数值比较器逻辑图 第三章 组合逻辑电路输出函数公式为： 用两块芯片实现的 8 位数值比较器逻辑图： 图 3- 16 8 位值比较器 第三章组合逻辑电路 组合逻辑电路中的竞争——冒险现象的竞争——冒险现象的产生 竞争：是指门电路的两个输入信号在同一时刻跳到相反逻辑电平的现象。同时。

风险：指由于竞争的存在，门电路输出可能出现尖峰的现象。 图 3-17 与门电路的竞争——危险现象 第三章 组合逻辑电路 图 3-18 或门电路的竞争——危险现象 第三章 组合逻辑电路的竞争——危险现象 仅一个变量状态变化的判断，电路如何判断是否存在竞争风险：看电路的逻辑功能在一定条件下能否转化为OR。 如果可以，则该电路存在竞争风险； 否则，该电路不存在竞争风险。 [例3-12] 试判断图3-19所示电路是否存在竞争危险。 众所周知，任何时刻只有一个变量状态发生变化。 图 3-19 例 3-12 的电路 第三章组合逻辑电路 解：图 3-19 的逻辑函数表达式为： 此时，上式可换算为 因此，该电路存在竞争风险。 消除竞争冒险现象的方法。 由于竞赛的原因，电路中产生的尖峰脉冲是电路中的噪声，需要消除。 常用的消除方法包括：引入阻断脉冲； 引入选通脉冲； 修改逻辑设计； 接入滤波电容。